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SENI BINA BOLEH SUAI BAGI SISTEM-ATAS-CIP PEKA-TENAGA CEKAP
BAGI ANALITIK VIDEO MASA-NYATA
ABSTRAK
Aplikasi analitik video yang kebanyakannya ada pada peranti terbenam semakin ke-
rap digunakan kini. Pertumbuhan pesat yang ditunjukkan ini menyebabkan perlunya
Sistem-atas-Cip (SoC) dibangunkan untuk menjalankan pemprosesan terbaik pada cip
tunggal berbanding pada komponen diskret. Penglihatan terbenam tertakluk kepada
keperluan yang ketat, iaitu prestasi masa-nyata, tenaga yang terhad, dan kemudahsuai-
an untuk mendepani evolusi piawaian. Tambahan pula, untuk mereka bentuk SoC yang
sedemikian kompleks, khususnya SoC Boleh Atur Cara Semua Zynq, pendekatan reka
bentuk yang selari untuk perkakasan/perisian tradisional bergantung pada pemprofilan
perisian untuk menjalankan pemetakan perkakasan/perisian tidak mampu lagi menja-
lankan tugas ini kerana pemprofilannya tidak dapat meramal prestasi aplikasi pada per-
kakasan. Oleh itu, satu model yang menghubungkan ciri-ciri kepada prestasi platform
adalah sangat penting untuk dibangunkan. Untuk menghantar prestasi masa-nyata bagi
resolusi video yang pantas berkembang sambil menjaga kelenturan seni binanya pada
pemproses, Unit Pemprosesan Grafik, Pemproses Signal Digital, dan Litar Bersepa-
du Aplikasi-Spesifik, ia tidak dapat dibuat. Selanjutnya, dengan penskalaan teknolo-
gi semikonduktor, dijangka bahawa pelesapan kuasa akan meningkat kerana kapasiti
bateri dijangka tidak akan meningkat dengan mendadak. Model prestasi bagi Zynq
dibangunkan dengan menggunakan kaedah analitis dan digunakan dalam reka ben-
tuk selari bagi perkakasan/perisian adalah untuk membantu pemetaan algoritma bagi
perkakasan. Selepas itu, SoC bagi analitik video masa-nyata direalisasikan pada Zynq
xxii
dengan menggunakan algoritma pengesanan sudut Harris. Analisis yang teliti terhadap
algoritma tersebut dan penggunaan yang cekap pada sumber Zynq menghasilkan seni
bina yang bukan sahaja terselari dan tertalipaipan, malah melebihi prestasi algoritma
yang paling terkini. Dengan menjalankannya pada SoC peka-kuasa yang boleh ubah
serta dibangunkan dengan menggunakan pengkonfigurasian semula separuh dinamik,
aplikasi penjadual konfigurasi yang peka-konteks akan mengikut konteks operasi dan
menukarkan resolusi video dengan penggunaan kuasa bagi menampung masa operasi
yang lama ketika menghantar prestasi masa-nyata. Pengesanan sudut masa-nyata pa-
da 79.8, 176.9, dan 504.2 bingkai sesaat tercapai, iaitu masing-masing bagi HD1080,
HD720, dan VGA. Ketiga-tiga bingkai sesaat berjaya mengatasi prestasi kajian terda-
hulu dengan gandaan 31 kali lebih baik bagi HD720 dan 3.5 kali bagi VGA. Penjadual
berfungsi pada ketika proses konfigurasi berjalan. Pada ketika itu, perkakasan yang
sesuai digunakan di mana ia dapat memenuhi konteks operasi dan halangan yang dide-
finisikan oleh pengguna; dalam kalangan pemecut yang dibangunkan sebagai contoh
piawaian video HD1080, HD720, dan VGA menggunakan tenaga yang rendah. Ka-
edah penyesuaian diri berjaya mencatatkan tempoh masa operasi yang lebih panjang
berbanding dengan teras parameter IP untuk kadar kapasiti bagi bateri yang sama iaitu
sebanyak 1.77 kali. Di samping itu, lebihan pengkonfigurasian tenaga boleh diabaikan
bagi kaedah ini. Kesan pada kelewatan masa bagi pengkonfigurasian masa separuh
diperhatikan, contohnya, hanya dua bingkai video diturunkan bagi HD1080p60 ketika
masa pengkonfigurasian semula. Pemudahan proses reka bentuk dengan model anali-
sis, dan penggunaan sumber Zynq serta keputusan adaptivity diri dalam peka-tenaga
SoC dengan cekap, ini menyediakan prestasi masa-nyata untuk video analitik.
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